

Práctica 2. Diseño de fuentes de corriente NMOS y PMOS

Santiago Cadena Alvarez, Maria Jose Morales Villacres
{scadena,mmoralesvi}@unal.edu.co

Departamento de Ingeniería Eléctrica y Electrónica
Universidad Nacional de Colombia. Bogotá D.C., Colombia.

Abstract—

This report presents a study on the creation of current sources using NMOS and PMOS transistors, using knowledge acquired in class and the characteristic values of each transistor obtained in previous practices. Voltage and current measurements were carried out to evaluate the behavior and precision of previous designs and simulations, as well as to determine the value of the Early voltage (VA) of each analyzed transistor, by generating various graphs.

Palabras claves— current sources, NMOS transistors, PMOS transistors, voltages, currents, behavior, simulations, Early voltage (VA), graphs

I. INTRODUCCIÓN

Los transistores desempeñan un papel fundamental en la tecnología moderna, ofreciendo una variedad de configuraciones adaptadas a distintas aplicaciones. En este contexto, exploramos las fuentes de corriente, un elemento crucial en el diseño de circuitos electrónicos integrados.

Estas fuentes de corriente son esenciales para polarizar componentes y servir como cargas activas en etapas amplificadoras. Son especialmente valiosas por su estabilidad frente a cambios de temperatura y voltaje, además de ocupar menos espacio y ser más rentables que las resistencias convencionales, sobre todo en aplicaciones con corrientes bajas.

Al emplearlas como cargas activas, las fuentes de corriente proporcionan resistencias incrementales elevadas, lo que resulta en etapas amplificadoras con altas ganancias incluso a niveles bajos de polarización. Esta característica es fundamental en la ingeniería de circuitos integrados, donde el espacio y la eficiencia son primordiales.

En esta práctica de laboratorio, se van a utilizar las siguientes configuraciones de espejo de corriente simple con NMOS, PMOS y CASCODO para replicar una corriente de :

$$I_{ref} = 10 + (6 \cdot 10) = 70\mu A$$

II. MARCO TEÓRICO

II-A. Espejos de Corriente

Los espejos de corriente son dispositivos fundamentales en electrónica para replicar una corriente de referencia en otra rama del circuito. En su forma más básica, el espejo de corriente simple utiliza un transistor, ya sea NMOS o PMOS, para generar una corriente reflejada que es proporcional a la corriente de entrada. Esta configuración se utiliza comúnmente en aplicaciones de polarización y carga activa en circuitos integrados.

El espejo de corriente simple ofrece una relación constante entre la corriente de entrada y la corriente de salida, lo que lo hace adecuado para mantener la estabilidad en aplicaciones de polarización de transistores.

$$I_{ref} = \frac{K_{ref}}{K_{out}} I_{out}$$




Figura 1: Espejo de corriente NMOS




Figura 2: Espejo de corriente PMOS

II-B. Configuración Cascodo

La configuración cascodo es una disposición de un transistor en la que la señal de entrada se aplica al terminal de la puerta, mientras que la señal de salida se toma del terminal del drenador y la señal de referencia se conecta al terminal de la fuente. Esta configuración es comúnmente utilizada en aplicaciones de corriente continua para proporcionar un alto nivel de impedancia de entrada y una baja impedancia de salida.

Tanto el transistor NMOS como el PMOS se pueden utilizar en la configuración cascodo, dependiendo de los requisitos específicos del circuito. Esta disposición ofrece una alta ganancia de corriente y una buena capacidad de manejo de corriente, lo que la hace adecuada para aplicaciones de amplificación y regulación de corriente continua en circuitos integrados.




Figura 3: Fuente de Corriente Cascodo

II-C. Voltaje Early en MOSFET

El efecto Early en los MOSFET surge debido a la variación de la longitud efectiva del canal conforme se modifica la tensión entre la compuerta y el sustrato (V_{GS}). A medida que V_{GS} aumenta, la longitud efectiva del canal también aumenta,

lo que resulta en un incremento en la corriente de drenador (I_D) incluso cuando la compuerta está en circuito abierto. Este fenómeno se puede modelar utilizando el parámetro Early (λ o α), que representa la pendiente de la curva de I_D versus V_{DS} en la región activa del MOSFET. El efecto Early en los MOSFET puede afectar el rendimiento del circuito en aplicaciones de baja corriente o cuando se operan en la región de saturación. Es importante tener en cuenta este efecto al diseñar circuitos para asegurar un comportamiento estable y predecible del MOSFET en diversas condiciones de operación y variaciones de voltaje.

$$I_{DS} = K(V_{GS} - V_t)^2(1 + \lambda V_{DS}), V_A = \frac{1}{\lambda} \quad (1)$$




Figura 4: (a) Un incremento de V_{DS} disminuye la longitud del canal, disminuyendo su resistencia. (b) Determinación gráfica de r_o mediante el uso de la tensión de Early. Tomado de [4]

III. PROCEDIMIENTO

III-A. Diseño

Se escogió $V_{dd} = 5V$, y

$$V_{ss} = 0V$$

y el primer transistor de cada integrado como referencia para efectos prácticos. También debido a la similitud entre cada K de cada transistor se aproximó $K_{ref}/K_n \approx 1$ ($V_{tn} = 0,38V$, $K_n = 260\mu A/V^2$, $V_{tp} = -0,6V$, $K_p = 96\mu A/V^2$).

III-A1. Espejo NMOS: Realizando el análisis circuital se tiene:

$$I_{ref} = \frac{V_{dd} - V_G}{R_{ref}} = K(V_{GS} - V_t)^2$$

$$V_{GS} = \sqrt{\frac{I_{ref}}{K}} + V_t = 0,89V$$

$$R_{ref} = \frac{V_{dd} - V_{GS}}{I_{ref}} = 58,6k\Omega$$

Para encontrar la resistencia máxima, nos basamos en la condición de saturación:

$$V_{DS} \geq (V_{GS} - V_{tn})$$

$$V_{dd} - I_{ref} R_{out} \geq (V_{GS} - V_{tn})$$

$$R_{out} \leq \frac{V_{dd} - (V_{GS} - V_{tn})}{I_{ref}}$$

$$R_{outmax} = 64K\Omega$$

III-A2. *Espejo PMOS*: Realizando el análisis circuital se tiene:

$$I_{ref} = \frac{V_G}{R_{ref}} = K(V_{GS} - V_{tp})^2$$

$$V_{GS} = -\sqrt{\frac{I_{ref}}{K}} + V_t = -1,45V$$

$$V_G = V_{GS} + V_{dd} = 3,55V$$

$$R_{ref} = \frac{V_G}{I_{ref}} = 50,7K\Omega$$

Para encontrar la resistencia máxima, nos basamos en la condición de saturación:

$$V_{DS} \geq (V_{GS} - V_{tp})$$

$$-V_{dd} + I_{ref} R_{out} \geq (V_{GS} - V_{tp})$$

$$R_{out} \leq \frac{V_{dd} + (V_{GS} - V_{tp})}{I_{ref}}$$

$$R_{outmax} = 59,2k\Omega$$

III-B. Cascodo

Asumiendo $K_1 = K_2 = K_3 = K_4$ Las mismas ecuaciones resultan para el cascodo para los 2 transistores que están en la misma rama, ya que como estos están en serie, la corriente es la misma.

$$I_{ref} = K_1(V_{GS1} - V_t)^2 = K_1(V_{GS4} - V_t)^2$$

$$V_{GS4} = V_{GS1} = \sqrt{\frac{I_{ref}}{K}} + V_t = 0,89v$$

$$V_{G4} = V_{GS4} + V_{GS1} = 2V_{GS4}$$

$$R_{ref} = \frac{V_{dd} - V_{G4}}{I_{ref}} = 45,7k\Omega$$

Para que se cumpla la condición de saturación:

$$R_{outmax} = \frac{V_{dd} - (V_{GS4} - V_t)}{I_{ref}} = 64K\Omega$$

III-C. Simulación

Como se realizó la simulación antes de la implementación se asumió un $V_A = \infty$, es decir $\lambda = 0$. Por lo que al introducir los valores calculados, se obtuvo una corriente casi idéntica a la de referencia (70μ):




Figura 5: I_{out} vs V_{DS} (Espejo NMOS)




Figura 6: I_{out} vs V_{DS} (Espejo PMOS)




Figura 7: I_{out} vs R_{out} (Cascodo)

III-D. Implementación

Primeramente se procedió a encontrar la corriente de drenaje con una resistencia de salida de $1K\Omega$ para tanto el espejo NMOS como el el espejo PMOS con la resistencia de referencia respectiva calculada en III-A. Se obtuvieron los siguientes resultados:

III-E. Primera parte

TABLA I: Valores de corriente en cada transistor tomando como referencia el No 1 - Espejo NMOS

Espejo de Corriente NMOS T1 (REFERENCIA)			
No. Transistor	ID (mA)	VGS(V)	VDS(V)
1	0.07262609	0.76	0.76
2	0.074	0.76	4.89
3	0.077	0.787	4.885
4	0.069	0.81	4.97

TABLA II: Valores de corriente en cada transistor tomando como referencia el No 1 - Espejo PMOS

Espejo de Corriente PMOS T1 (REFERENCIA)			
No. Transistor	ID (mA)	VGS(V)	VDS(V)
1	0.078	-1.425	-4.95
2	0.08	-1.427	-4.95
3	0.087	-1.496	-4.938
4	0.076	-1.426	-4.94

III-F. Segunda parte

Aunque la corriente no se desvió significativamente del valor nominal propuesto de $70\mu A$, fue necesario ajustar el valor de la resistencia de referencia mediante pruebas repetidas hasta encontrar un valor que mantuviera la corriente constante en el espejo al nivel deseado.

TABLA III: valores de ID y V_{DS} para espejo NMOS

NMOS		
ID(A)	VDS(V)	Rout (Ω)
6.90E-05	4.964	1.00E+03
7.00E-05	4.321	1.00E+04
7.00E-05	3.658	20,000
7.00E-05	2.979	30,000
7.13E-05	2.43E+00	40,000
7.36E-05	1.781	50,000
6.90E-05	1.061	60,000
6.30E-05	0.573	66,000
6.27E-05	0.376	70,000
5.47E-05	0.112	90,000
5.08E-05	0.106	97,000




Figura 8: I_D vs R_{out} en espejo NMOS




Figura 9: I_D vs V_{DS} en espejo NMOS

III-F1. Espejo NMOS: Para encontrar la tensión Early, fue necesario hacer una regresión lineal para estimar la intersección con el eje x, es decir cuando la corriente es nula.

$$VA = -\frac{-0.0628}{0.0017} = 36.94V$$

TABLA IV: valores de ID y V_{DS} para espejo PMOS

PMOS		
ID(A)	VDS(V)	Rout (Ω)
6.90E-05	-4.915	1.00E+03
6.70E-05	-4.213	1.00E+04
7.07E-05	-3.48	2.00E+04
6.93E-05	-2.83	3.00E+04
6.67E-05	-2.03	4.00E+04
7.01E-05	-1.63	5.00E+04
6.35E-05	-1.1	6.00E+04
6.15E-05	-0.904	6.50E+04
6.01E-05	-0.798	7.00E+04
5.84E-05	-0.717	7.50E+04
5.65E-05	-0.656	8.00E+04
5.43E-05	-0.605	8.50E+04
5.18E-05	-0.563	9.00E+04




Figura 10: $I_D vs R_{out}$ en espejo PMOS




Figura 12: $I_D vs R_{out}$ en espejo Cascodo NMOS




Figura 11: $I_D vs V_{DS}$ en espejo PMOS




Figura 13: $I_D vs V_{DS}$ en espejo Cascodo NMOS

III-F2. Espejo PMOS:

$$VA = -\frac{0,0608}{0,0021} = 28,95V$$

TABLA V: valores de ID y V_{DS} para espejo CASCODO

CASCODO		
ID(A)	VDS(V)	Rout (Omega)
7.10E-05	3.884	1.00E+03
6.96E-05	3.255	1.00E+04
7.00E-05	2.547	2.00E+04
6.94E-05	1.862	3.00E+04
7.05E-05	1.149	4.00E+04
7.00E-05	0.507	5.00E+04
6.81E-05	0.182	6.00E+04
6.49E-05	0.075	7.00E+04
6.20E-05	0.061	7.50E+04
5.88E-05	0.053	8.00E+04
5.58E-05	0.048	8.50E+04
5.02E-05	0.043	9.00E+04
5.04E-05	0.04	9.50E+04
4.80E-05	0.038	1.00E+05

III-F3. Espejo Cascodo:

IV. RESULTADOS Y ANÁLISIS

IV-A. Primera Parte

A pesar de que en las tablas I y II se muestran valores de corriente muy cercanos a $70\mu A$, existe discrepancia de la corriente calculada en simulación respecto a lo que se tiene en la realidad (III-E), teniendo mas que todo efectos significativos el efecto Early y la precisión de los trimmers ya que estos son muy sensibles frente al cambio. Es por esto que se hizo necesario cambiar la resistencia de referencia, para lograr una corriente mas cercana al valor deseado pero también con un menor efecto de carga. El cambio en la resistencia de referencia respecto a lo que se tenia inicialmente fue :

- Espejo NMOS: $\delta R_{ref} = 7,8K\Omega$
- Espejo PMOS: $\delta R_{ref} = 6,5K\Omega$
- Espejo Cascodo: $\delta R_{ref} = -7,83K\Omega$

IV-B. Segunda Parte

Se observo que los espejos pueden proveer la misma corriente nominal para un rango de R_{out} . De las mediciones

realizadas, la resistencia máxima de carga según lo registrado en las tablas, esta entre los $60K\Omega$ y los 650Ω para todas las configuraciones que concuerda con lo calculado en III-A.

La discordancia entre lo calculado y lo hayado en la realidad se debe principalmente a que no se tuvieron en cuenta la ecuación II-C de forma rigurosa, asunciones de que todas las K son iguales, y por ultimo errores durante la medición, entre los mas destacados el ruido eléctrico de la red, la resistencia cambiante en los potenciómetros e imprecisión de cifras en el multímetro.

V. CONCLUSIONES

- Las fuentes de corriente son elementos fundamentales en el diseño de circuitos electrónicos, ya que como se observo pueden proveer estabilidad y precisión en la corriente suministrada para un rango de resistencia de salida, lo cual es crucial en aplicaciones de polarización y amplificación.
- Aunque se diseñaron las configuraciones teóricamente para obtener una corriente de referencia específica, se encontró que en la práctica fue necesario ajustar las resistencias de referencia para lograr valores de corriente más cercanos a los deseados. Esto se debió a varios factores, como el efecto Early y la sensibilidad de los potenciómetros utilizados.
- Se observó una discrepancia entre los valores teóricos calculados y los valores medidos experimentalmente. Esto se atribuyó a varias fuentes de error, como asunciones simplificadas en los cálculos teóricos (K iguales en los transistores), tolerancias en los componentes y errores durante las mediciones.
- Se infiere que es importante tener en cuenta las condiciones reales de operación y las características específicas de los componentes al diseñar circuitos electrónicos. Las simulaciones iniciales son útiles como guía, pero los ajustes finos o calibración son necesarios para obtener un rendimiento óptimo.

REFERENCIAS

- [1] Hart, D., 2011. *Power Electronics*, New York, McGraw-Hill, pp.111-132.
- [2] . Available: <https://web.ece.ucsb.edu/Faculty/rodwell/Courses/ECE137A/datasheets/ALD1106.pdf>, ALD1106/ALD1116 N-CHANNEL MATCHED MOSFET ARRAY.
- [3] . Available: <https://www.aldinc.com/pdf/ALD1107.pdf>, P-CHANNEL MATCHED PAIR MOSFET ARRAY.
- [4] Available: <https://www.uv.es/esanchis/cef/pdf/Temas/AT3.pdf>, Universidad de Valencia.